DIALOG(R)File 351:Derwent WPI (c) 2001 Derwent Info Ltd. All rts. reserv.

008991840

WPI Acc No: 1992-119108/199215

XRPX Acc No: N92-089003

Pixel amplifying solid-state image sensing device - finds difference between reset voltage and signal charge when transferring signal charge

to amplification device NoAbstract Dwg 1/5

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Applicat No Patent No Kind Date Kind Date Week 19920227 JP 90171643 JP 4061573 Α 19900629 199215 B Α

Priority Applications (No Type Date): JP 90171643 A 19900629

Patent Details:

Filing Notes Patent No Kind Lan Pg Main IPC

JP 4061573 Α

PAGE BLANK (11827

DIALOG(R) File 347: JAPIO (c) 2001 JPO & JAPIO. All rts. reserv.

03696473 **Image available**

PICTURE ELEMENT AMPLIFICATION SOLID-STATE IMAGE PICKUP ELEMENT

PUB. NO.:

04-061573 [**J** P 4061573 A]

PUBLISHED:

February 27, 1992 (19920227)

INVENTOR(s):

NISHIZAWA SHIGEKI

BABA TADASHI KAIDA MASUMI

TAKEMOTO KAYAO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-171643 [JP 90171643] June 29, 1990 (19900629)

FILED:

[5] H04N-005/335; H01L-027/146

INTL CLASS: JAPIO CLASS:

44.6 (COMMUNICATION -- Television); 42.2 (ELECTRONICS --

Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors.

MOS)

JOURNAL:

Section: E, Section No. 1217, Vol. 16, No. 267, Pg. 64, June

16, 1992 (19920616)

ABSTRACT

PURPOSE: To suppress reset noise and to attain high sensitivity by transferring a signal charge formed by a photodiode to an input terminal of an amplifier element and outputting a difference between a signal voltage corresponding to the charge and a voltage corresponding to the reset voltage.

CONSTITUTION: When a signal charge generated by a photodiode is transferred to an amplifier element via a charge transfer electrode, a reset switch element is operated in a 1st timing to reset an input terminal of the amplifier element and to read its reset voltage and the charge transfer electrode is controlled in a 2nd timing and the signal charge generated by the photodiode is transferred to the input terminal of the amplifier equipment to read a signal voltage corresponding thereto and a difference between a voltage corresponding to the reset voltage and a voltage corresponding to the signal charge is outputted. As a result, the effect of process dispersion in the amplifier element is excluded by the read in a same path to cancel reset noise. Thus, high sensitivity is attained.

THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁(JP)

① 特許出願公開

平4-61573 ⑫ 公 開 特 許 公 報 (A)

@Int. Cl. 5

識別記号

广内整理番号

❸公開 平成 4年(1992) 2月27日

H 04 N 5/335 H 01 L 27/146

E 8838-5C

> H 01 L 27/14 8122 - 4M

審査請求 未請求 請求項の数 3 (全10頁)

画素增幅型固体撮像素子 国発明の名称

> @特 願 平2-171643

願 平2(1990)6月29日 忽出

重 ⑩発 明 西 者

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

(2)発 明 馬 者

匡 史 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

(72)発 明 開 直 老 FFF

咨

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

一 八 男 ⑫発 明 老

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

勿出 頭 株式会社日立製作所 人

個代 理 人 弁理士 徳 若 光政 東京都千代田区神田駿河台4丁目6番地

1. 発明の名称

画素增幅型固体摄像案子

2. 特許請求の範囲

- 1、光グイオードにより形成された信号電荷を転 送する電荷転送電極と、この電荷転送電極によ ち光ダイオードから転送された信号電荷を入力 端子に受ける増幅素子と、この増幅素子の入力 端子をリセットするスイッチ素子とを含む画素 セルを複数個傭え、第1のタイミングにおいて 上記スイッチ素子を動作させて増幅素子の入力 端子をりセットしてリセット電圧を読み出し、 第2のタイミングにおいて上記電荷転送電極を 制御して上記光ダイオードにより形成された信 号電荷を増幅素子の入力端子に転送してそれに 対応した信号電圧を読み出し、上記リセット電 圧に対応した電圧と信号電荷に対応した電圧と の差分を出力させる出力回路とを備えてなるこ とを特徴とする画素増幅型固体摄像素子。
- 2. 上記上記リセット電圧に対応した電圧と信号

電荷に対応した電圧との差分を得る回路は、上 記増幅素子の出力ノードに一方の電極が接続さ れたキャパンタを含み、上記第1のタイミング においてキャパシタの他方の電極に所定の電位 を与えた状態でりセット電圧に対応した電圧を 取り込み、上記キャパシタの他方の電極をハイ インピーダンス状態にして一方の電極側を回路 の接地電位点にした後に上記第2のタイミング で信号電荷に対応した電圧を供給して、他方の 電極側から出力電圧を得ることを特徴とする特 許請求の範囲第1項記載の画素増幅型固体攝像 素子.

3. 上記第2のタイミングにキャパシタの他方の 電極から出力される電圧は、一方の電極が回路 の接地電位に結合された出力キャパシタに伝え られ、この出力キャパシタに保持された信号電 圧が走査回路により形成されたタイミング信号 によりスイッチ制御されるスイッチ素子を介し て時系列的に出力されるものであることを特徴 とする特許請求の範囲第2項記載の画素増幅型

特閒平4-61573 (2)

固体摄像素子。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、画素増幅型固体機像素子に関するもので、例えば、光電変換素子により形成される画素信号をソースフォロワ形態の増幅MOSFET (絶縁ゲート形電界効果トランジスタ)を介して取り出す方式のものに利用して有効な技術に関するものである。

(従来の技術)

電圧変換アンプを配置し、信号電荷を転送することなりに直接的に信号電圧として取り出す方式の、いわゆる画素増幅型固体提像素子が提案されている。このような画素増幅型固体提像素子に関しては、特顧昭63-199491号がある。

(発明が解決しようとする課題)

この発明の目的は、リセット雑音を抑圧して高 感度化を可能とした画素増幅型固体機像素子を提供することにある。

この発明の前記ならびにそのほかの目的と新規

な特徴は、本明細書の記述および禿付図面から明 らかになるであろう。

(問題点を解決するための手段)

(作 用)

上記した手段によれば、リセット電圧に対応した電圧から信号電荷に対応した電圧を残算すると きにリセット雑音を相殺させることができるから 高感度化が可能となる。

(実施例)

上記固体撮像素子は、次の各回路より構成される。代表として例示的に示された1つの画素セルは、回路的にはアノード側電極が回路の接地電位に結合されたフォトダイオードD1のカソード側電極を増幅素子(MOSFET)Q2の入力端子に接続させるス

特別平4-61573 (3)

ィッチMOSFETQ」と、上記増幅MOSFETQ2の入力端子であるゲートにリセット電圧VRSを与えるリセット用MOSFETQ4と、上記増幅MOSFETQ2のドレインに動作電圧VDDを与える選択MOSFETQ3とから構成される。

上記フォトダイオードDIと転送ゲートMOSFETQ1を含む概略業子構造断面図を第3Q4に、MOSFETQ1を含む概略業子は、MOSFETれたで、とこれで形成成ので形成成ので形成成ない。といれたに光がイオードの1にの形成ないが、ないの表によってでいる。いがは、それででは、それのででは、それのででは、それのででは、それのででは、それのででは、それのででは、それのででは、それのででは、それのでは、ないに、では、ないに、ないないでは、ないに、ないないに、ないないに、ないないに、ないないに、ないないに、ないないに、ないないに、ないない。

第1図において、上記電荷転送電極を構成する

スイッチMOSFETQ上のゲートは、横方向に 延長して配置される第1の行選択線(垂直走査 線)HLTに結合される。同し行に配置された他 の画素セルの同様なスイッチMOSFETのケー トも上記第1の行選択線日L1に共通に接続され る。上記りセットMOSFETQ4のゲートは、 横方向に延長して配置される第2の行選択線(垂 直走査線)HL2に結合される。同じ行に配置さ れた他の画素セルの同様なリセントMOSFET のゲートも上記第2の行道訳線HL2に共通に接 続される。上記選択MOSFETQ3のゲートは、 横方向に延長して配置される第3の行選択線(垂 直走査線) HL3に結合される。同じ行に配置さ れた他の画素セルの同様な選択MOSFETのゲ - トも上記第3の行選択線HL3に結合される。 これらの第1~第3の行選択線HL1~HL3は、 読み出し用垂直シフトレジスタVSRにより形成 された行選択信号VS上を共通に受ける行選択M OSFETQ20~Q22により選択される。選 択MOSFETQ20は電圧VOを伝え、選択M

OSFETQ21はリセット信号RSを伝え、選択MOSFETQ22は奇数列選択信号V3を伝える。このことは、後述するような2行同時読み出しに対応している。

例示的に示されている残り 2 つの行においても同様な構成の画案セルと、その行選択回路が設けられる。これらの行選択回路には、上記垂直シフトレジスタ V S R により形成された行選択信号 V S 2 、 V S 3 が供給される。.

上記増幅MOSFETQ2のソースは、経方向に延長して配置される列信号線(垂直信号線) VL3に結合される。同じ列に配置される奇数行の画素セルの同様な増幅MOSFETのソースも上記列信号線 VL3に結合される。そして、同じ列に配置される偶数行の画素セルの同様な増幅MOSFETのソースは、列信号線 VL4に結合される。このことは、後述するような2行同時読み出しに対応している。

特に制限されないが、同じ列に配置されるリセット用MOSFETQ4のドレイン側は、縦方向

に延長されるリセット電圧線VLIに結合される。他の同じ列に配置される他の画素セルの同様なりセットMOSFETのトレインもそれぞれの列に対応して経方向に延長されるリセット電圧線に接続される。そして、これらの複数からなるリセセット電圧端子VRSに共通に接続される。このリセット電圧端子VRSには、外部から呼定のリセット電圧が供給される。

特に制限されないが、同じ列に配置される選択MOSFETQ3のトレイン側は、縦方向に延長される動作電圧線VL2に結合される。他の同じ列に配置される他の画素セルの同様な選択MOSFETのドレインもそれぞれの列に対応して経方向に延長される動作電圧線に接続される。そして、これらの複数からなる動作電圧線は、動作電圧端子VDDには、外部から所定の動作電圧が供給される。

上記代表として例示的に示されている列信号線 V L 3 と V L 4 は、一端(同図では上側)におい

特閒平4-61573 (4)

てスイッチMOSFETQ16、Q17を介して回路の接地電位が与えられる。他の列に対応して設けられる列信号線にも同様なスイッチMOSFETQ16、Q17等のゲートは、端子CR1に接続される。この端子CR1には、外部から所定のタイミングによりキャパンタリセット信号が供給される。

この実施例の画素セルには、カラー撮影を行うために、特に制限されないが、第1行目の第1列と2列の画素セルにはグリーンCとホワイト(透明)Wのカラーフィルタが形成され、第2行目の第1列と第2列の画素セルにはイエローYeととマンCyのカラーフィルタが形成される。とは、1つからなる画素セルを構成を基本パターンとこれのでは、1つマィルタが形成される。

この実施例では、上記のようなフォトダイオー ドDI等の光電変換信号をソースフォロワ増幅M OSFETQ2やリセットMOSFETQ4にお ける素子特性のプロセスハラッキの影響を受けることなく、しかもリセット時のリセット雑音の影響を受けることなく増幅して出力させるために次のような出力回路が付加される。

上記代表としくは、キャスタのでは、このでは、キャスタのキャスタのものでは、カートののは、カートでは、カートでは、カートでは、カートののでは、一方では、カートのでは、カートでは、カートでは、カートでは、カートので

上記のキャパシタC1とC2の他方の電極は、

他方においてスイッチMCSFETQLCとQi 1をそれぞれ介してキャパンクC3とC4の一方 の電桶に接続される。これらのキャパンタC3と C4の他方の電極は回路の接地電位点に結合され る。上記キャパシタC3とC4に保持された電圧 は、水平選択用のスイッチMOSFETG14と Q15を介して横方向に延長される出力信号線に それぞれ結合される。上記スイッチMOSFET Q14に対応された出力信号線は、端子Gに結合 される。端子Gとグリーンのカラー画素信号を出 力する。上記スイッチMOSFETQ15に対応 された出力信号線は、端子Yeに結合される。端 子Yeはイエローのカラー画素信号を出力する。 上記スイッチMOSFETQ14及びQ15のゲ ートには、水平シフトレジスタHSRにより形成 される水平選択信号HS1が供給される。

第2列目の列信号線もそれに対応した2つのキ → パシタの一方の電極に結合される。これらのキ → パシタの他方の電極は、一方においてスイッチ MOSFETQを介して上記機方向に延長される ハイアス電圧線に結合される。上記スインチMO SFETQのゲートは、共通に結合されて上記同様に端子CR2から供給される制御信号によりスイッチ制御される。

上記の2つのキャパシタの他方の電極は、他方 においてスイッチMOSFETをそれぞれ介して 出力用の2つのキャパシタの一方の電極に接続さ れる。これらの出力用のキャパシタの他方の電極 は回路の接地電位点に結合される。上記出力用の キャパシタに保持された電圧は、水平選択用のス ィッチMOSFETを介して横方向に延長される 出力信号線にそれぞれ結合される。奇数行に対応 したスイッチMOSFETに対応された出力信号 線は、端子Wに結合される。端子Wはホワイトの カラー画素信号を出力する。上記偶数行に対応し たスイッチMOSFETに対応された出力信号線 は、端子Cyに結合される。端子Cyはシアンの カラー画素信号を出力する。これらのスイッチM OSFETのゲートには、水平シフトレジスタH SRにより形成される水平選択信号HS2が供給

特別平4-61573 (5)

される。

上記第1図の固体操像素子の読み出し動作の一例を第2図に示した等価回路図と第3図に示した クイミング図を参照して説明する。

第2図には、フェトグイオードローとMOSF ETQ」ないしQ4からなる画素セルに着目した 読み出し等価回路図が示されている。

フォトダイオードDiからの信号電荷の読み出しの前に、端子CR(とCR2のキャング信号がハット信号、及び端子CS)のタイミング信号がハッイレベルにされる。これにより、MOSFETQ・10、Q12及びQ16がオン状態にされ、列信号線VL3には回路の接地電位が与えるれる。これによりチャージアップされる。これにより、外信号線VL3の電位Va、書い換えるならばキャバンタC1の入力側電極の電位Vaは接地電位GNDに、キャバンタC3の電圧Vbはハイアス電圧VSSにされる。

端子CR1のキャパシタリセット信号CR1を

ロウレベルにし、端子RSのりセット信号をハイレベルにする。これにより、図示しない第十十四日の行道根信号 VSIのハイレベルに応してオンは ないのが伝えられるスペッチMOSFETQ21を介ハイレスの列道根線日し2にりセット信号RSののSFETQ2の大力端子(ゲート)におけるしてイビを開子RSのリセット信号をロウレベルにして、エン状態のときにおけるキャパシクCPの電位に対けるキャパシクCPの電位に対けるキャパシをでしまった 雑音に重量させて保持されてしまう。

次に、タイミング信号VSIのハイレベルにされると、上記行選択信号VSIのハイレベルに応じて第3の行選択線HL3がハイレベルとなり、画素セルの選択MOSFETQ3がオン状態になり、増幅MOSFETQ2のFレインに動作電圧VDDが供給される。これにより、上記フローティングにされた列信号線VL3の電位は、上記りセット電圧VRSに基づいた読み出し電圧VDD」に

チャージアップされる。

端子CR2のキャパンタリセット信号と上記タイミング信号V3とをロウレベルにし、端子CR1のキャパンタリセット信号をハイレベルにする。上記端子CR2のキャパンタリセット信号のロウレベルにより、MOSFETQ12がオフ状態となり、キャパンタC1の出力側の電極とキャパンタC3の一方の電極(Vb)がフローティングにされる。タイミング信号V3のロウレベルにより選択MOSFETQ3がオフ状態にされる。

そして、上記端子CRIのキャパシクリセット信号のハイレベルに応じてMGSFETQ16がオン状態となり、フローティング状態にされた列信号線VL3の電位を回路の接地電位にする。これにより、キャパシタCIの入力側の電極の電位Vaが回路の接地電位(GND)となり、それに応じて上記キャパシタCIの出力側の電極及びキャパシクC3の保持電圧VSSからキャパシクCIと

C3の容量比に応して分割された電圧VDD*だけ低下した電圧(VSS-VDD*)となる。

端子CRIのキャパシタリセット信号をロウレ ヘルにし、端子V3と端子VGのタイミング信号 をハイレベルにする。上記端子CRIのロウレベ ルによりMOSFETQ16がオフ状態となり、 列信号線はフローティング状態にされる。そして、 端子VCのハイレヘルにより行選択信号VSIの ハイレベルにより端子VGのタイミング信号はそ れに対応した第1行目の第1の行選択線HL:に 伝えられ、電荷転送電極としてのスイッチMOS FETQ1がオン状態となり、フォトダイオード D1に蓄積された信号電荷を入力容量CPに転送 する。ここで、上記信号電荷量をQPとすると、 入力容量CPの電位をVPとするとVP=QP/ CPとなる。そして、上記タイミング信号V3の ハイレベルが上記第3の行選択線HL3に伝えら れ、再び選択MOSFETQ3がオン状態になる。 これにより、上記信号電荷QPに対応した電圧V Pが列信号線VL3に出力される。

特閒平4-61573 (6)

この列信号線VL3の電圧VPは、上記キャパンクC1とC2の容量比に応じて分割された電圧 VPD*だけキャパンクC2の電圧Vbを上昇させる。

すなわち、同図に示すようにキャパシタC2に 取り込まれる電圧Vbは、VSS-(VDD^ -VPD°となる。

別の観点から説明すると、キャパンタC2に出力される電圧をVoとし、増幅MOSFETQ2のゲィンをAとおくと、次式(!)で表される。

 $V \circ = A \cdot (C1/C1 + C2)$

 \times (VSS-(VDD-VP))

ここで、各信号は、リセット電圧と信号電圧と信号電圧と信号電圧と信号電圧と信号電圧と応うますものであるようにのであるしきい値電圧も式(I)で表されるように差動演算(VDD-VP)により相殺される。現状において、約40万もの画素で受光部が構成されるが、製造上のしきい値電圧にバラツキが生じれるが、製造上のしきの問題を完全に無くすことが像信号としての問題を完全に無くすると

できる。

また、入力容量CPをリセット動作のときには、(kTCP) いで表されるリセット雑音電荷が発生するが、この雑音は信号電圧VPに含まれるものであるため、上記同様に式印で表されるような差動演算(VDD-VP)により相殺させることができ、極めてS/Nの高い映像信号Voを得ることができる。

列信号線に結合されるキャパシタC1等は、増幅MOSFETQ2等のソース側に結合される。これらのMOSFETのソースは、寄生フォトグイオードを構成するためスメアといったような偽信号がたまり易い。この実施例では、読み出し用のキャパシタC1ではなく、出力キャパシタC3等に読み出し電圧を保持させて出力させるものできる。

第3図における上記画素セルからキャパシタへ の信号読み出しを行う各タイミング信号は、水平 帰線期間において発生される。

なお、第1図において、行選択線VS1とVS2とを同時選択するとともに、タイミング信号V3と同時に発生すれば、第1行と第2行の画素信号の同時読み出しが可能になる。そして、次のフィールドでは第2行と第3行とを同時選択するようにすれば、奇数と偶数フィールドとの空間的重心が1行だけずれるものであるからインタレースモートでのカラー映像信号の読み出しが可能になる。

上記のような行選択信号の同時選択の組み合わせは、インタレースゲート回路を設けて、垂直シフトレジスクにより形成された垂直走査選択信号を奇数と偶数フィールドとで画素アレイの同時選択行を異ならせるようにすることによって簡単に構成できるものである。

第1図の実施例においては、特に制限されないが、感度可変機能を付加するために、感度制御用の垂直シフトレジスタVSREが設けられる。この垂直シフトレジスタVSREの出力信号は、前記同様なスイッチMOSFETQ18、Q19を

介して、フォトダイオードの信号電荷を転送(構 き出し) させる第1の行選択線HL1と増幅MO SFETの入力端子に転送された電荷をリセット させる第2の行道択線HL2に伝えられる。 端子 VGEと端子RESは、これらのリセット動作に 対応した電圧及びタイミング信号が供給される。 なお、上記のように読み出し用の垂直シフトレジ スタに対してインタレースゲート回路が設けられ るのなら、それに対応して上記垂直シフトレジス タVSREにも同様な、インタレースケート回路 が設けられる。これらの感度制御用の各回路は、 特に制限されないが、上記画素アレイPDに対し て右側に配置される。この感度設定用の垂直シフ トレジスタVSREは、上記読み出し用の垂直シ フトレジスタVSRと同様な回路により構成され る。この場合、上記読み出し用の垂直シフトレジ スタVSRと上記感度可変用の垂直シフトレジス タVSREとを同期したタイミングでのシフト動 作を行わせるため、図示しないが同じクロック信 号が供給される。

特閒平4-61573 (7)

次に、この実施例の固体掲集装置における感度 制御動作を説明する。

説明を簡単にするために、上記ノンインタシースモードによる垂直走を動作を例にして、以下説明する。例えば、感度制御用の垂直シフトレジスクVSRによって、読み出し用の垂直シフトレシスクVSRによる第1行目し1の読み出ししまって、第3行目し3の選択動作を行わせる。これによって、上記水平帰線期間では第1行目しまれる。したがりセット(信号電荷の掃き出し)される。

したがって、上記垂直走査動作によって、読み出し用の垂直シフトレジスタVSRによる第3行目L3の読み出し動作は、上記第1行と第2行の読み出し動作の後に行われるから、第3行目に配置される画案セルのフォトダイオードの蓄積時間は2行分の画素セルの読み出し時間となる。

上記に代えて、感度制御用の垂直シフトレジスタ V S R E によって、読み出し用の垂直シフトレジスタ V S R による第1行目し1の読み出しに並

行して、第2行目し2の選択動作を行わせる。これによって、主記水平帰線期間では第1行目し1からの読み出しと並行して第2行目12の画素セルがリセットされる。

したがって、上記垂直走登動作によって、流み出し用の垂直シフトレジスタVSRによる第2行目し2の読み出し動作は、上記第1行の読み出し動作の後に行われるから、第2行目に配置される画素セルのフェトダイオードの蓄積時間は1行分の画素セルの読み出し時間となり、上記の場合の1/2になり、感度を1/2に低くできる。

上述のように、感度制御用の垂直シフトレジスタVSRE等の走査回路によって行われる先行する垂直走査動作によってその行の画素セルがリセットされるから、そのリセット動作から上記読み出し用の走査回路による実際な読み出しが行われるまでの時間が、フォトダイオードに対する蓄積時間とされる。したがって、ノンタレースをも開きされるらば、525行からなる画素アレイにあっては、上記両垂直走査回路による異なるで

第4図には、この発明が適用されたカラー用の 画素増幅型固体機像素子の一実施例の要部回路図 が示されている。同図では、代表として例示的に 示された3行、3列分の画素アレイとその選択回 路及び信号読み出し回路が示されている。また、 基本的には前記第1図の実施例と同様であるので、 回路素子に対する回路記号を省略するものである。

この実施例では、第1図の画素セルにおける道 択用MOSFETQ3が省略された構成になっている。すなわち、1つの画素セルは回路的には3 つのMOSFETと1つのフォトダイオートから 構成される。この実施例の行選択動作は、端子R S(RSE)と端子VRSにより行う。すなわち、 増幅MOSFETQ2のゲート電圧を、非選択期間中にVRS電位により、そのしきい値電圧以下 にリセットすれば、ソースフォロウアンプ(増幅 MOSFET) Q2の動作を停止させることができ、行選択が行える。

また、1つの列に並べられる画素セルの増幅MのSFETのソースは、その左右に縦方向に配配される一対の列信号線に交互に接続される。これる一対の列信号線に交互に接続される。これを登した。1つのときも、前記のようなインタレースゲート回路により、その組み合わせをるかフィールドと偶数フィールドとで異なら一画像信号できることができる。

また、読み出し信号は、各列信号線に設けられたキャパシタから直接に行うようにするものである。すなわち、水平帰線期間において列信号線に

3月間平4-61573 (B)

前記第1の実施例と類似の動作により、リセット電圧の極性を逆にして列信号線のキャパンタに取り込み、その後に読み出しと信号電荷に対応した電圧を取り込むことより差動演算を行った信号電圧を、映像期間において水平シフトレジスタHSRにより形成される水平走査信号に同期して時系列的に出力させるものである。

この構成において、出力回路のキャパンタの数やそのりセット等のスイッチMOSFETが省略できるから回路素子数の低減を図ることができるものとなる。なお、この実施例においても前記実施例と同様に感度設定用の垂直シフトレジスタVSREとそれに対応した行選択スイッチMOSFETが設けられる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(I)光ダイオードにより形成された信号電荷を電荷 転送電極により増幅素子に転送するとき、第1の タイミングにおいてリセット用スイッチ素子を動 作させて上記増幅素子の入力端子をリセットする とともにそのりカット電圧を読み出し、第2のタインがにおいて上記電荷転送電信を制御して出電荷転送地たた対応におりてはより形式でそれに対応した指電子に転送して、上記りでは対応に対対応に対対応に対対応に対応したで、上記りでは、1000円を出したでで、100円では、100円で

(2)出力キャパシタを設けて、画像信号を保持する構成を採ることによって、差分の電圧信号を形成するキャパシタが接続される列信号線における増幅素子等のソース側において発生するスメアといったような偽信号の影響を受けなくすることができるという効果が得られる。

(3) 1 行又は 2 行分の画素セルからの画素信号を水平掃線期間にパラレルに同時に読み出し用のキャパシタに転送させるものであるため、水平選供回路の負荷が軽くなり、水平シフトレジスタの簡素

化が可能になるとともに水平ンフトレジスク動作 に伴うスインチノイズの混入を最小にできるとい う効果が得られる。

(4) リセット電圧と信号電荷に対応した電圧の差分の電圧を形成するキャパシタから直接的に出力信号を得ることにより、出力回路の簡素化を図ることができるという効果が得られる。

前記実施例ではカラー摄像素子を例にして説明 したが、モノクロ機像素子として利用するもので あってもよい。また、画素セルを実質的に1行に 配置してラインセンサを構成するものであっても よい.

この発明は、画素増幅型固体機像素子として広く利用できるものである。

(発明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、光ダイオートにより 形成された信号電荷を電荷転送電橋により増幅素 子に転送するとき、第1のタイミングにおいてり セット用スイッチ素子を動作させて上記増幅素子 の入力端子をリセットするとともにそのサセット 電圧を読み出し、第2のタイミングにおいて上記 電荷転送電極を制御して上記光グイオードにより 形成された信号電荷を増幅素子の入力端子に転送 してそれに対応した信号電圧を読み出し、上記り セット電圧に対応した電圧と信号電荷に対応した 電圧との差分を出力させることにより、同一経路 での読み出しにより増幅素子のプロセスバラツキ の影響を排除するとともに、リセット雑音を相殺 させることができるから高感度化が可能となる。

初開平4-61573 (9)

4. 図面の簡単な説明

第1図は、この発明が適用された画素増幅型圏 体振像素子の一実施例を示す要部回路図、

第2図は、その読み出し動作を説明するための 等価回路図、


第3図は、その読み出し動作の一例を説明する ためのタイミング図、


第4図は、この発明が適用された画素増幅型医 体播像素子の他の一実施例を示す要部回路図、

第5図は、フォトダイオードと電荷転送電極の …実施例を示す概略素子構造断面図である。


VSR・・読み出し用垂直シフトレジスタ、VSRE・・感度設定用の垂直シフトレジスタ、HSR・・水平シフトレジスタ、PD・・画素アレイ。

代理人弁理士 德若 光政





特開平4-61573 (10)



VSR: 健4出し用価値シフトレジスタ VSRE: 値反反定用値値シフトレジスタ HSR: 本平シフトレジスタ PD: 値乗アレイ

